Jobs Kyiv, FPGA Engineer

Ця позиція — у команді R&D, яка створює та запускає у виробництво електронні й hardware-рішення для використання в реальних бойових умовах. Тут інженерні розробки проходять перевірку практикою, а не залишаються концептами для презентацій.

Компанія активно розширюється, будує масштабовані процеси та інвестує в розвиток технічних команд.

Зараз ми шукаємо FPGA Engineer, який долучиться до створення технологій, що стануть основою для сотень тисяч пристроїв та допоможуть формувати технологічну перевагу України на роки вперед.

Основні задачі:

• Розробка та інтеграція DSP-алгоритмів для навігаційних систем і передавачів/приймачів (GNSS, псевдосупутникові рішення)
• Створення DSP-модулів для adaptive beamforming та керування фазованими антенними решітками
• Оптимізація FPGA-логіки для обробки високошвидкісних навігаційних і комунікаційних сигналів
• Інтеграція DSP-рішень із RF frontend та embedded-системами
• Моделювання та перевірка алгоритмів у MATLAB/Simulink або Python перед FPGA-реалізацією
• Робота з fixed-point arithmetic, оптимізація використання ресурсів FPGA та забезпечення timing closure
• Реалізація та підтримка високошвидкісних цифрових інтерфейсів (JESD204, LVDS, Ethernet)
• Проведення лабораторних тестувань із використанням RF-обладнання та реальних сигналів
• Взаємодія з командами RF, embedded software та системної інтеграції

• Підготовка технічної документації, специфікацій та тестових звітів

   

Для цієї ролі важливо:

• Вища освіта у сфері електроніки, комп’ютерної інженерії або суміжних напрямів
• Практичний досвід FPGA-розробки з використанням VHDL та/або Verilog
• Глибоке розуміння DSP: FFT, цифрової фільтрації, кореляції, децимації/інтерполяції, beamforming
• Досвід роботи з FPGA toolchain: Xilinx Vivado, Intel Quartus або аналогами
• Навички моделювання DSP-алгоритмів у MATLAB/Simulink чи подібних середовищах
• Розуміння timing analysis, pipeline-архітектур та оптимізації FPGA-ресурсів
• Знання принципів високошвидкісної цифрової схемотехніки

Буде плюсом:

• Досвід роботи з GNSS, radar systems або wireless communication
• Розуміння adaptive beamforming та MIMO-архітектур
• Досвід роботи з embedded processors (наприклад ARM у SoC FPGA)
• Навички використання FPGA debug tools: ChipScope, SignalTap
• Досвід створення кастомних IP-core та інтеграції сторонніх IP
• Знання C/C++ або Python для автоматизації тестування та валідації

Що пропонує компанія:

Стабільність та умови

• Оформлення через Дія.City
• Конкурентний рівень компенсації, бонусна система та премії

Команда та підтримка

• Сильне engineering-середовище
• Баді та менторська підтримка на старті
• Допомога команди в адаптації та професійному розвитку

Комфорт та баланс

• 24 дні оплачуваної відпустки та додатковий вихідний у День народження
• Гнучкий графік роботи
• До 10 remote-днів на рік
• Комфортний офіс у Києві (правий берег)

Турбота про здоров’я

• Медичне страхування після випробувального терміну
• Психологічна підтримка

Розвиток

• Компенсація профільного навчання та курсів
• Доступ до корпоративної бібліотеки

Додатково

• Бронювання військовозобов’язаних (за наявності Резерв+)
• Релокаційна підтримка для кандидатів з інших міст та країн

Привіт! Ми «Око Камера» — українська компанія, що розробляє та виготовляє тепловізійні камери для безпілотників, зокрема БпЛА, НРК, навігаційних систем, заснована у 2022 році. Наші камери перевірені в бою та активно використовуються на фронті для розвідки та цілевказання за поганої видимості або у складних погодних умовах.

Наша місія — забезпечити українських виробників і військових ефективними тепловізійними технологіями для безпілотників. Ми розширюємо команду та шукаємо інженера-розробника FPGA.

Ми вдячні ветеранам і ветеранкам за вашу службу Україні та будемо раді бачити вас у нашій команді.

МИ ШУКАЄМО ЛЮДИНУ З:

• Інженерно-технічною освітою
• Досвідом розробка RTL (VHDL/Verilog/SystemVerilog)
• Досвідом реалізації Ethernet або подібних протоколів

БУДЕ ПЕРЕВАГОЮ:

• Знання стандартних IP Core сьомого сімейства FPGA Xilinx
• Досвід роботи з IDE Vivado та Vitis
• Досвід використання систем контролю версій
• Розробка схемотехніки пристроїв з використанням FPGA
• Досвід роботи з IDE Quartus

ВАШІ ЗАДАЧІ:

• Розробка цифрового дизайну для керування сенсорами та пристроями
• Прототипування і реалізація алгоритмів обробки й кодування зображень за допомогою FPGA
• Підготовка технічної документації

ЧОМУ ВАРТО ПРАЦЮВАТИ З НАМИ:

• Зручний офіс в Києві: поряд метро, є укриття, паркувальні місця
• Конкурентна зарплата, необхідна техніка
• Бронювання (за наявності актуальних військово-облікових документів)
• Офіційне працевлаштування, оплачувані відпустка та лікарняні (ветеран/кам з УБД — додаткова оплачувана відпустка 14 календарних днів)
• Компенсація навчання (курси, заходи, тренінги)
• Вмотивована команда, що посилює боєздатність України

Ми не просто частина змін, ми творимо їх щодня власноруч.
Долучайся до нашої команди та сприяй технологічній перевазі України на полі бою.

Українська стартап-студія шукає FPGA Engineer для роботи над рішеннями у сфері DefenseTech, SIGINT та радіоелектронної боротьби.

Компанія створює нові оборонні продукти та стартапи, пов'язані зі зв'язком, безпілотними системами та аналізом сигналів. Спеціаліст відповідатиме за перенесення DSP-алгоритмів у високопродуктивні FPGA-рішення та їх оптимізацію для роботи в реальному часі на платформах AMD/Xilinx Zynq.
 

Необхідний досвід:

• FPGA (Verilog/VHDL)
• реалізація DSP-алгоритмів на FPGA
• AMD/Xilinx Zynq (Vivado)
• C/C++
• бажано досвід у radio/wireless домені
   

Компанія пропонує:

• перспективу очолити FPGA-напрямок у майбутньому
• гібридний формат роботи (Київ)
• можливість бронювання
• медичне страхування

• можливість впливати на розвиток продукту та технічні рішення

   

Про роль

One Clan Defense шукає FPGA Engineer, який перенесе наші алгоритми детекції та класифікації сигналів із програмних прототипів у реалізації в реальному часі з низькою затримкою на платформах AMD/Xilinx Zynq SoC. Ви тісно співпрацюватимете з DSP-командою над портуванням, оптимізацією та розгортанням алгоритмів для систем РЕБ (EW) та радіотехнічної розвідки (SIGINT).

Ядро: без цього нікуди

Це база, у якій ви вже маєте впевнено розумітися — на ній тримається вся подальша робота.

●      FPGA / RTL. Впевнений практичний досвід із Verilog або VHDL, timing closure та проєктуванням в умовах обмежених ресурсів. Ви вже доводили нетривіальні дизайни до робочого стану на реальному залізі.

●      Платформа Zynq. Практичний досвід із Zynq-7000 та/або Zynq UltraScale+ SoC: розподіл PS/PL, інфраструктура AXI (AXI4/AXI-Stream), DMA, тулчейн Vivado. Ви розумієте, що логічно тримати у фабриці, а що на ARM-ядрах.

●      DSP на FPGA. Арифметика з фіксованою комою (fixed-point), ефекти квантування (quantization), імплементація FFT та фільтрів, потокові (streaming) архітектури. Ви можете взяти алгоритм і покласти його у фабрику з дотриманням таймінгу й ресурсів.

●      Верифікація. Побудова симуляційних тестбенчів (testbenches) та перевірка реалізацій відносно еталонних моделей від DSP-команди.

Вектори розвитку: де ви зможете рости

Не обовʼязково приходити з усім цим — це напрями, у яких ви матимете змогу поглиблюватися. Досвід у будь-якому з них — приємний плюс.

●      Портування DSP-алгоритмів. Перенесення детекції, каналізації (channelization) та препроцесингу класифікації з Python/C++/MATLAB на фабрику; поліфазні канелайзери (polyphase channelizers), DDC (digital down-converters), фільтри FIR/CIC.

●      HLS-потік. Vitis HLS для швидших ітерацій там, де це доречно.

●      Інтеграція з РЧ-фронтендами. Інтерфейси ADC/DAC (AD936x через референсні HDL-дизайни Analog Devices, JESD204B на RFSoC), робота з SDR-платформами (Ettus USRP, ADALM-Pluto) та їхніми FPGA-дизайнами (RFNoC, ADI HDL).

●      RFSoC. Zynq UltraScale+ RFSoC та інтегровані РЧ-перетворювачі — вектор у бік широкосмугового моніторингу.

Буде плюсом

●      C/C++ для розробки під embedded ARM.

●      Бекграунд у РЕБ/SIGINT, радарних або комунікаційних системах.

●      Python або MATLAB на рівні читання й розуміння еталонних DSP-моделей.

Infozahyst — приватний науково-виробничий центр, лідер у галузі радіоелектронної розвідки на території України.

Запрошуємо Strong Middle/Senior FPGA/DSP приєднатись до нашої команди.

Необхідні навички:

• Досвід 2+ роки реалізації DSP-алгоритмів для FPGA, ASIC або спеціалізованих DSP-процесорів
• Досвід роботи з алгоритмами для обробки радіосигналів (виявлення сигналів, визначення характеристик, демодуляція тощо)
• Досвід роботи з SDR трансиверами, зокрема реалізації DSP алгоритмів із використанням популярних SDR приймачів
• Досвід розробки цифрового дизайну для FPGA або ASIC
  • Володіння мовами описання цифрових схем та верифікації Verilog / SystemVerilog
  • Знання інтерфейсних шин, в т.ч. memory-mapped (Avalon, AXI-4) та streaming (AXI-S, Avalon-ST)
  • Вміння працювати з timing constraints для FPGA та відлагоджувати проблеми, пов’язані з таймінгами
• Володіння MATLAB/Simulink (фокус на Signal Processing Toolbox, Fixed-point designer)
• Володіння Python не нижче рівня написання скриптів. Базове знання matplotlib, numpy, pandas.
• Впевнений користувач git, OS Linux, корпоративних інструментів (Jira, Confluence, Slack, тощо).

Буде плюсом:

• Інструменти для швидкої реалізації алгоритмів і автоматичної генерації коду (DSP Builder або System Generator for DSP/Vitis Model Composer; HDL Coder)
• Досвід роботи з SoC (Cyclone V SE, Arria 10 SX, Zynq тощо) та/або soft-core процесорами (Risc-V, Nios II, MicroBlaze або інші)
• Розуміння мови програмування C та особливостей написання вбудованого ПЗ
• Досвід взаємодії з Embedded Linux та систем збірки buildroot, yocta, тощо
• Досвід роботи зі швидкісними інтерфейсами (JESD204b, 10G Ethernet, тощо)
• Методологія модельно-орієнтованого проектування

Основні задачі:

• Реалізація алгоритмів DSP на FPGA
• Розробка та верифікація цифрового дизайну
• Відлагодження розроблених алгоритмів на апаратних стендах
• Підготовка моделей в Matlab/Simulink для автоматичної генерації коду для FPGA
• Опис високорівневних моделей систем в Matlab

Ми пропонуємо:

• Можливість бронювання співробітників відповідно до чинного законодавства;
• Роботу в стабільній компанії;
• Комфортну та сучасну офісну інфраструктуру;
• Конкурентну оплату праці;
• 5-денний робочий тиждень з 8-годинним робочим днем в проміжку 9:00-20:00;
• Ми підтримуємо особистий та професійний розвиток наших співробітників, надаємо можливості для навчання та здійснюємо його компенсацію.
• Ми турбуємось про здоров’я наших співробітників, надаючи медичне страхування, 24 календарні дні оплачуваної відпустки та 100% покриваючи лікарняні.
• Відкритість до нових ідей та підходів, здорова комунікація всередині команди;
• Унікальні та цікаві проєкти;
• Причетність до справи, що наближає нашу перемогу!

Infozahyst — приватний науково-виробничий центр, лідер у галузі радіоелектронної розвідки на території України.

Запрошуємо Strong Junior/Middle FPGA/DSP приєднатись до нашої команди.

Необхідні навички:

• Досвід реалізації DSP-алгоритмів для FPGA, ASIC або спеціалізованих DSP-процесорів
• Досвід розробки цифрового дизайну для FPGA або ASIC
  • Володіння мовами описання цифрових схем та верифікації Verilog / SystemVerilog
  • Базове знання інтерфейсних шин, в т.ч. memory-mapped (Avalon, AXI-4) та streaming (AXI-S, Avalon-ST)
  • Базове вміння працювати з timing constraints для FPGA
• Володіння MATLAB/Simulink (фокус на Signal Processing Toolbox, Fixed-point designer)

Буде плюсом:

• Досвід роботи з SDR трансиверами, зокрема реалізації DSP алгоритмів із використанням популярних SDR приймачів (за допомогою MATLAB, GNU Radio, Python, тощо)
• Досвід роботи з алгоритмами для обробки радіосигналів (виявлення сигналів, визначення характеристик, демодуляція тощо)
• Вміння працювати з git та OS Linux
• Володіння Python. Базове знання matplotlib, numpy, pandas.
• Інструменти для швидкої реалізації алгоритмів і автоматичної генерації коду (DSP Builder або System Generator for DSP/Vitis Model Composer; HDL Coder)
• Досвід роботи з SoC (Cyclone V SE, Arria 10 SX, Zynq тощо) та/або soft-core процесорами (Risc-V, Nios II, MicroBlaze або інші)
• Розуміння мови програмування C та особливостей написання вбудованого ПЗ
• Досвід взаємодії з Embedded Linux та систем збірки buildroot, yocta, тощо
• Досвід роботи зі швидкісними інтерфейсами (JESD204b, 10G Ethernet, тощо)

Основні задачі:

• Реалізація алгоритмів DSP на FPGA
• Розробка та верифікація цифрового дизайну
• Відлагодження розроблених алгоритмів на апаратних стендах
• Підготовка моделей в Matlab/Simulink для автоматичної генерації коду для FPGA

Ми пропонуємо:

• Можливість бронювання співробітників відповідно до чинного законодавства;
• Роботу в стабільній компанії;
• Комфортну та сучасну офісну інфраструктуру;
• Конкурентну оплату праці;
• 5-денний робочий тиждень з 8-годинним робочим днем в проміжку 9:00-20:00;
• Ми підтримуємо особистий та професійний розвиток наших співробітників, надаємо можливості для навчання та здійснюємо його компенсацію.
• Ми турбуємось про здоров’я наших співробітників, надаючи медичне страхування, 24 календарні дні оплачуваної відпустки та 100% покриваючи лікарняні.
• Відкритість до нових ідей та підходів, здорова комунікація всередині команди;
• Унікальні та цікаві проєкти;
• Причетність до справи, що наближає нашу перемогу!

Привіт!

На зв’язку команда VYTACH. Ми — українська технологічна компанія, що спеціалізується на розробці та виготовленні навігаційних рішень для автономної та стабільної роботи БПЛА у середовищах, де GNSS-сигнал обмежений або повністю недоступний. 

Наш окремий напрямок роботи — радари, зокрема, імпульсні, FMCW- та SAR-радіочастотні вимірювальні системи. Зараз ми активно працюємо над продуктом, який потребує експертизи досвідченого FPGA-інженера. Роль передбачає розробку та оптимізацію алгоритмів цифрової обробки сигналів, роботу з FPGA та інтеграцію з іншими модулями системи.

Ви будете:

• розробляти, моделювати та налагоджувати цифрові схеми на FPGA (VHDL/Verilog);
• реалізовувати на FPGA алгоритми обробки сигналів: FFT, цифрові фільтри (FIR/IIR);
• забезпечувати закриття часових діаграм (Timing Closure) та писати XDC-обмеження;
• працювати з кросдоменною синхронізацією сигналів (CDC, Clock Domain Crossing) та високошвидкісною серіалізацією (SERDES);
• інтегрувати FPGA-модулі з ARM-процесорами та зовнішніми ADC/DAC через шини AXI / AXI4-Stream / Avalon;
• працювати з блочною пам'яттю (BRAM, DDR3/4) та DSP-блоками (DSP48);
• проводити верифікацію через self-checking testbenches у ModelSim або Vivado Simulator;
• проводити апаратне тестування та налагодження (осцилограф, логічний аналізатор, Vivado ILA);
• тісно співпрацювати з DSP-, Embedded- та RF-інженерами;
• розробляти та підтримувати технічну документацію.

Ми шукаємо саме вас, якщо ви:

• маєте понад 2 роки досвіду роботи з FPGA на промислових проєктах;
• упевнено знаєте мови опису апаратури VHDL та/або Verilog;
• виконували Timing Closure та писали XDC-обмеження;
• розумієте принципи Clock Domain Crossing (CDC) та синхронізації сигналів;
• працювали з шинами AXI / AXI4-Stream та пам'яттю BRAM/DDR;
• реалізовували DSP-алгоритми на FPGA (фільтри, FFT або подібне);
• верифікували через self-checking testbenches (ModelSim, Vivado Simulator або еквівалент);
• маєте базові знання C/C++ для інтеграції FPGA з мікроконтролерами;
• орієнтуєтеся в MATLAB / Simulink на базовому рівні;
• умієте читати електронні схеми та технічну документацію;
• розумієте кінцевий продукт — для кого він створюється і яку проблему розв'язує;
• уважні до деталей, відповідальні та командні.

Буде перевагою:

• досвід роботи з SoC-платформами (Xilinx Zynq, Zynq UltraScale+, RFSoC, Versal);
• реалізація радіолокаційних алгоритмів (CFAR, MTI, Doppler processing, beamforming);
• робота з Vivado HLS або MATLAB HDL Coder;
• знання високошвидкісних інтерфейсів JESD204B, PCIe, 10G Ethernet;
• досвід роботи з вимірювальним обладнанням (осцилограф, логічний аналізатор, VNA, спектроаналізатор);
• знання Git та CI/CD для FPGA-проєктів (Tcl-скрипти, регресійні тести);
• участь у повному циклі створення електронного пристрою — від ідеї до прототипу;
• бекграунд у defense- або aerospace-сфері.

Ви отримаєте:

• команду професіоналів/ок, які створюють інноваційні рішення та технології;
• корпоративне навчання з англійської мови;
• медичне страхування (після завершення строку випробування);
• бронювання;
• 24 календарні дні відпустки + додаткові щомісячні оплачувані day off;
• простір для ініціатив, де вітають сміливі ідеї, які можна реалізувати;
• теплу, відкриту атмосферу, де цінують командну роботу.

Вже хочемо познайомитися з вами та хутчіш почати працювати! Якщо ви теж, чекаємо на ваше резюме. До зустрічі!