Jobs FPGA Engineer

We are looking for a Principal FPGA Timing Specialist to analyse and optimise existing FPGA designs, resolve complex timing failures, and improve the overall compilation workflow.

The role requires approximately 5–6 hours of daily overlap with the Hong Kong engineering team (start of the workday at 8:00–9:00 a.m. Kyiv time)

About Digis
Digis is a global software development company with 200+ specialists delivering custom software development and staff augmentation services to clients in the US, UK, and EU.
We build long-term partnerships and focus on transparency, trust, and measurable business results.

About the project
Company develops FPGA-based hardware that recreates classic video-game systems at the hardware level. The project involves a mature FPGA codebase built on Intel/Altera technology. The main goal is to eliminate timing failures, reduce the number of compilation seeds required for successful builds, and shorten prolonged FPGA build times.

Key responsibilities

• Analyse failed timing paths, path delays, clock skew, and routing congestion in Quartus
• Review and optimise SDC constraints and static timing analysis results
• Refactor Verilog modules and restructure pipelines or FPGA architectures
• Resolve complex timing-closure and CDC issues
• Optimise high-speed digital interfaces
• Reduce compilation iterations and overall FPGA build time
• Document identified issues, implemented solutions, and recommended practices

Requirements

• 3+ years of hands-on Verilog FPGA design experience
• Deep practical experience with Intel/Altera FPGA architecture
• Upper-Intermediate+ English level

We Offer

• 20 paid vacation days per year
• 5 paid sick leaves per year (no medical documents required)
• Personalized development plan with training compensation
• English courses compensation
• Work equipment if needed (PC / laptop / monitor)
• Flat and transparent internal communication
• Opportunity to switch between projects and technologies within Digis

#WeAreIn for jobs that impact everyone's life. 

What if your ideas could change the way the world connects, powers up, or thinks? As a Digital Design/FPGA Engineer on our Research & Development team, you'll have the opportunity to merge creativity with your technical expertise by shaping the future of technology, driving groundbreaking projects, and bringing new ideas to life. 

Are you in?

Your Role

Key responsibilities in your new role

In this role, you will be part of a team that develops system prototypes for the company’s cutting-edge products by converting ASIC RTL designs to FPGA implementations.
 

• Write and import test benches for the FPGA, run joint debug sessions with the verification team to ensure design functionality is preserved during ASIC to FPGA conversion
• Review test firmware in C and support the firmware team with test bench debugging
• Develop custom hardware companion boards and daughtercards for off-the-shelf FPGA boards and kits
• Debug hardware, logic, and module configuration issues
• Develop custom logic blocks to mimic ASIC functionality not feasible in FPGA such as ADC, DAC, and mixed-signal peripherals

Your Profile

Qualifications and skills to help you succeed
 

• A university degree in Computer Science, Electronics, or equivalent
• At least 3 years of experience in embedded and at least 1 year of experience in digital design using FPGA
• Hands-on experience with lab debug equipment such as oscilloscopes, logic analyzers, and protocol analyzers
• Experience with verification methodologies, VHDL and Verilog; and RTL and gate level simulations (e.g. Mentor QuestaSim) and debug tools
• Hands-on with firmware debugging tools such as Keil uLink2 and IAR J-Link
• Knowledge of schematic entry CAD (Allegro, Altium, KiCad) would be a plus
• Fluency in English

Please send us your CV in English.

Note: This is a temporary 2-years contract with the possibility of staying afterwards.

We are looking for a hands-on FPGA / Radar Systems Engineer to join a deep-tech company developing drone-based radar, GPR and SAR systems.

Location: Berlin, Germany. Relocation to Berlin is mandatory.
The role requires regular work with physical hardware in the office, laboratory and during field tests. Remote-only, freelance and part-time formats are not available.

What you will work on

• Develop FPGA and embedded software for radar, FMCW, GPR and SAR systems.
• Implement real-time data acquisition from high-speed ADCs and RF frontends.
• Process IQ and baseband data using FPGA-based DSP.
• Work on filtering, synchronization, timing, phase alignment and calibration.
• Build high-throughput data pipelines using AXI/AXI-Stream, DMA, DDR, PCIe or Ethernet.
• Integrate FPGA platforms with ARM processors, embedded Linux, Nvidia Jetson, Intel NUC or similar systems.
• Perform hardware bring-up, laboratory debugging, system validation and field testing.
• Collaborate closely with RF, antenna, embedded and SAR engineers.

Required experience

• Strong hands-on FPGA development experience.
• VHDL, Verilog or SystemVerilog.
• Xilinx/AMD platforms such as Zynq, UltraScale+ or RFSoC.
• Vivado, Vitis or similar FPGA development tools.
• Practical experience with radar, RF, SDR, FMCW, GPR or SAR systems.
• FPGA DSP and real-time signal processing.
• High-speed ADC/DAC acquisition and IQ/baseband data processing.
• AXI/AXI-Stream and FPGA-to-CPU or FPGA-to-host integration.
• Embedded C/C++.
• Hardware debugging using laboratory equipment.
• Ability to clearly explain your personal ownership in previous projects.

Strong advantages

• Direct SAR or GPR experience.
• Range FFT, Doppler FFT, beamforming, pulse compression or matched filtering.
• JESD204B/C, LVDS, PCIe, DMA, DDR or high-speed Ethernet.
• Embedded Linux, PetaLinux, Yocto or device drivers.
• Multi-channel synchronization, calibration and phase-coherent acquisition.
• Experience with airborne radar, drones, defence or remote-sensing systems.
• Real-world field testing, not only simulations.

Conditions

• Permanent full-time employment.
• Hybrid/on-site work in Berlin.
• Candidates must be ready to relocate permanently to Berlin.
• English-speaking environment.
• Indicative salary:
  • Mid-level: around €70,000 gross/year.
  • Senior: approximately €90,000–€120,000 gross/year.
• Potential equity/VSOP participation.

Please apply with your CV and briefly describe your direct radar/SAR experience, current location, work authorization, relocation readiness, notice period and salary expectations.

#WeAreIn for jobs that impact everyone's life. 

Do you want to lead the way in tackling complex challenges in ASIC to FPGA conversion? We are seeking a motivated and experienced Senior FPGA Design Engineer to play a key role in converting full-chip microcontroller ASIC to FPGA. In this role, you will define FPGA design constraints, develop and debug RTL conversion scripts, and support the FPGA tools to ensure smooth ASIC RTL integration. Join our team in Lviv and help us solve intricate debugging issues while working closely with global prototyping and design teams. 

Are you in?

Key responsibilities in your new role
 

• Define and implement custom IP modules for FPGA tools
• Write and verify test benches for FPGA integration and participate in debugging sessions to ensure smooth ASIC to FPGA conversion
• Develop RTL conversion scripts to automate the ASIC RTL adaptation for FPGA
• Debug hardware/firmware co-execution challenges and analyze issues with a focus on system functionality
• Assist the firmware team by reviewing and debugging C-language test firmware used for FPGA verification
• Define coding rules to facilitate efficient and FPGA-friendly RTL adaptation
• Collaborate with the global FPGA prototyping team to improve and streamline the ASIC to FPGA prototyping flow

Qualifications and skills to help you succeed
 

• University degree in Computer Science, Electronics, or equivalent
• 5+ years of experience in Digital Design using FPGA
• Experience in large-scale FPGA development in Verilog or VHDL on Xilinx devices or other FPGA platforms
• Hands-on experience with lab FPGA debug methodologies (e.g., ChipScope, Mentor Certus, oscilloscopes, protocol analyzers)
• Familiarity with scripting languages (e.g., Perl, Python, TCL)
• Good level of English

Please send us your CV in English

Ця позиція — у команді R&D, яка створює та запускає у виробництво електронні й hardware-рішення для використання в реальних бойових умовах. Тут інженерні розробки проходять перевірку практикою, а не залишаються концептами для презентацій.

Компанія активно розширюється, будує масштабовані процеси та інвестує в розвиток технічних команд.

Зараз ми шукаємо FPGA Engineer, який долучиться до створення технологій, що стануть основою для сотень тисяч пристроїв та допоможуть формувати технологічну перевагу України на роки вперед.

Основні задачі:

• Розробка та інтеграція DSP-алгоритмів для навігаційних систем і передавачів/приймачів (GNSS, псевдосупутникові рішення)
• Створення DSP-модулів для adaptive beamforming та керування фазованими антенними решітками
• Оптимізація FPGA-логіки для обробки високошвидкісних навігаційних і комунікаційних сигналів
• Інтеграція DSP-рішень із RF frontend та embedded-системами
• Моделювання та перевірка алгоритмів у MATLAB/Simulink або Python перед FPGA-реалізацією
• Робота з fixed-point arithmetic, оптимізація використання ресурсів FPGA та забезпечення timing closure
• Реалізація та підтримка високошвидкісних цифрових інтерфейсів (JESD204, LVDS, Ethernet)
• Проведення лабораторних тестувань із використанням RF-обладнання та реальних сигналів
• Взаємодія з командами RF, embedded software та системної інтеграції

• Підготовка технічної документації, специфікацій та тестових звітів

   

Для цієї ролі важливо:

• Вища освіта у сфері електроніки, комп’ютерної інженерії або суміжних напрямів
• Практичний досвід FPGA-розробки з використанням VHDL та/або Verilog
• Глибоке розуміння DSP: FFT, цифрової фільтрації, кореляції, децимації/інтерполяції, beamforming
• Досвід роботи з FPGA toolchain: Xilinx Vivado, Intel Quartus або аналогами
• Навички моделювання DSP-алгоритмів у MATLAB/Simulink чи подібних середовищах
• Розуміння timing analysis, pipeline-архітектур та оптимізації FPGA-ресурсів
• Знання принципів високошвидкісної цифрової схемотехніки

Буде плюсом:

• Досвід роботи з GNSS, radar systems або wireless communication
• Розуміння adaptive beamforming та MIMO-архітектур
• Досвід роботи з embedded processors (наприклад ARM у SoC FPGA)
• Навички використання FPGA debug tools: ChipScope, SignalTap
• Досвід створення кастомних IP-core та інтеграції сторонніх IP
• Знання C/C++ або Python для автоматизації тестування та валідації

Що пропонує компанія:

Стабільність та умови

• Оформлення через Дія.City
• Конкурентний рівень компенсації, бонусна система та премії

Команда та підтримка

• Сильне engineering-середовище
• Баді та менторська підтримка на старті
• Допомога команди в адаптації та професійному розвитку

Комфорт та баланс

• 24 дні оплачуваної відпустки та додатковий вихідний у День народження
• Гнучкий графік роботи
• До 10 remote-днів на рік
• Комфортний офіс у Києві (правий берег)

Турбота про здоров’я

• Медичне страхування після випробувального терміну
• Психологічна підтримка

Розвиток

• Компенсація профільного навчання та курсів
• Доступ до корпоративної бібліотеки

Додатково

• Бронювання військовозобов’язаних (за наявності Резерв+)
• Релокаційна підтримка для кандидатів з інших міст та країн

Привіт! Ми «Око Камера» — українська компанія, що розробляє та виготовляє тепловізійні камери для безпілотників, зокрема БпЛА, НРК, навігаційних систем, заснована у 2022 році. Наші камери перевірені в бою та активно використовуються на фронті для розвідки та цілевказання за поганої видимості або у складних погодних умовах.

Наша місія — забезпечити українських виробників і військових ефективними тепловізійними технологіями для безпілотників. Ми розширюємо команду та шукаємо інженера-розробника FPGA.

Ми вдячні ветеранам і ветеранкам за вашу службу Україні та будемо раді бачити вас у нашій команді.

МИ ШУКАЄМО ЛЮДИНУ З:

• Інженерно-технічною освітою
• Досвідом розробка RTL (VHDL/Verilog/SystemVerilog)
• Досвідом реалізації Ethernet або подібних протоколів

БУДЕ ПЕРЕВАГОЮ:

• Знання стандартних IP Core сьомого сімейства FPGA Xilinx
• Досвід роботи з IDE Vivado та Vitis
• Досвід використання систем контролю версій
• Розробка схемотехніки пристроїв з використанням FPGA
• Досвід роботи з IDE Quartus

ВАШІ ЗАДАЧІ:

• Розробка цифрового дизайну для керування сенсорами та пристроями
• Прототипування і реалізація алгоритмів обробки й кодування зображень за допомогою FPGA
• Підготовка технічної документації

ЧОМУ ВАРТО ПРАЦЮВАТИ З НАМИ:

• Зручний офіс в Києві: поряд метро, є укриття, паркувальні місця
• Конкурентна зарплата, необхідна техніка
• Бронювання (за наявності актуальних військово-облікових документів)
• Офіційне працевлаштування, оплачувані відпустка та лікарняні (ветеран/кам з УБД — додаткова оплачувана відпустка 14 календарних днів)
• Компенсація навчання (курси, заходи, тренінги)
• Вмотивована команда, що посилює боєздатність України

Ми не просто частина змін, ми творимо їх щодня власноруч.
Долучайся до нашої команди та сприяй технологічній перевазі України на полі бою.

Українська стартап-студія шукає FPGA Engineer для роботи над рішеннями у сфері DefenseTech, SIGINT та радіоелектронної боротьби.

Компанія створює нові оборонні продукти та стартапи, пов'язані зі зв'язком, безпілотними системами та аналізом сигналів. Спеціаліст відповідатиме за перенесення DSP-алгоритмів у високопродуктивні FPGA-рішення та їх оптимізацію для роботи в реальному часі на платформах AMD/Xilinx Zynq.
 

Необхідний досвід:

• FPGA (Verilog/VHDL)
• реалізація DSP-алгоритмів на FPGA
• AMD/Xilinx Zynq (Vivado)
• C/C++
• бажано досвід у radio/wireless домені
   

Компанія пропонує:

• перспективу очолити FPGA-напрямок у майбутньому
• гібридний формат роботи (Київ)
• можливість бронювання
• медичне страхування

• можливість впливати на розвиток продукту та технічні рішення

   

Infozahyst — приватний науково-виробничий центр, лідер у галузі радіоелектронної розвідки на території України.

Запрошуємо Strong Middle/Senior FPGA/DSP приєднатись до нашої команди.

Необхідні навички:

• Досвід 2+ роки реалізації DSP-алгоритмів для FPGA, ASIC або спеціалізованих DSP-процесорів
• Досвід роботи з алгоритмами для обробки радіосигналів (виявлення сигналів, визначення характеристик, демодуляція тощо)
• Досвід роботи з SDR трансиверами, зокрема реалізації DSP алгоритмів із використанням популярних SDR приймачів
• Досвід розробки цифрового дизайну для FPGA або ASIC
  • Володіння мовами описання цифрових схем та верифікації Verilog / SystemVerilog
  • Знання інтерфейсних шин, в т.ч. memory-mapped (Avalon, AXI-4) та streaming (AXI-S, Avalon-ST)
  • Вміння працювати з timing constraints для FPGA та відлагоджувати проблеми, пов’язані з таймінгами
• Володіння MATLAB/Simulink (фокус на Signal Processing Toolbox, Fixed-point designer)
• Володіння Python не нижче рівня написання скриптів. Базове знання matplotlib, numpy, pandas.
• Впевнений користувач git, OS Linux, корпоративних інструментів (Jira, Confluence, Slack, тощо).

Буде плюсом:

• Інструменти для швидкої реалізації алгоритмів і автоматичної генерації коду (DSP Builder або System Generator for DSP/Vitis Model Composer; HDL Coder)
• Досвід роботи з SoC (Cyclone V SE, Arria 10 SX, Zynq тощо) та/або soft-core процесорами (Risc-V, Nios II, MicroBlaze або інші)
• Розуміння мови програмування C та особливостей написання вбудованого ПЗ
• Досвід взаємодії з Embedded Linux та систем збірки buildroot, yocta, тощо
• Досвід роботи зі швидкісними інтерфейсами (JESD204b, 10G Ethernet, тощо)
• Методологія модельно-орієнтованого проектування

Основні задачі:

• Реалізація алгоритмів DSP на FPGA
• Розробка та верифікація цифрового дизайну
• Відлагодження розроблених алгоритмів на апаратних стендах
• Підготовка моделей в Matlab/Simulink для автоматичної генерації коду для FPGA
• Опис високорівневних моделей систем в Matlab

Ми пропонуємо:

• Можливість бронювання співробітників відповідно до чинного законодавства;
• Роботу в стабільній компанії;
• Комфортну та сучасну офісну інфраструктуру;
• Конкурентну оплату праці;
• 5-денний робочий тиждень з 8-годинним робочим днем в проміжку 9:00-20:00;
• Ми підтримуємо особистий та професійний розвиток наших співробітників, надаємо можливості для навчання та здійснюємо його компенсацію.
• Ми турбуємось про здоров’я наших співробітників, надаючи медичне страхування, 24 календарні дні оплачуваної відпустки та 100% покриваючи лікарняні.
• Відкритість до нових ідей та підходів, здорова комунікація всередині команди;
• Унікальні та цікаві проєкти;
• Причетність до справи, що наближає нашу перемогу!

Infozahyst — приватний науково-виробничий центр, лідер у галузі радіоелектронної розвідки на території України.

Запрошуємо Strong Junior/Middle FPGA/DSP приєднатись до нашої команди.

Необхідні навички:

• Досвід реалізації DSP-алгоритмів для FPGA, ASIC або спеціалізованих DSP-процесорів
• Досвід розробки цифрового дизайну для FPGA або ASIC
  • Володіння мовами описання цифрових схем та верифікації Verilog / SystemVerilog
  • Базове знання інтерфейсних шин, в т.ч. memory-mapped (Avalon, AXI-4) та streaming (AXI-S, Avalon-ST)
  • Базове вміння працювати з timing constraints для FPGA
• Володіння MATLAB/Simulink (фокус на Signal Processing Toolbox, Fixed-point designer)

Буде плюсом:

• Досвід роботи з SDR трансиверами, зокрема реалізації DSP алгоритмів із використанням популярних SDR приймачів (за допомогою MATLAB, GNU Radio, Python, тощо)
• Досвід роботи з алгоритмами для обробки радіосигналів (виявлення сигналів, визначення характеристик, демодуляція тощо)
• Вміння працювати з git та OS Linux
• Володіння Python. Базове знання matplotlib, numpy, pandas.
• Інструменти для швидкої реалізації алгоритмів і автоматичної генерації коду (DSP Builder або System Generator for DSP/Vitis Model Composer; HDL Coder)
• Досвід роботи з SoC (Cyclone V SE, Arria 10 SX, Zynq тощо) та/або soft-core процесорами (Risc-V, Nios II, MicroBlaze або інші)
• Розуміння мови програмування C та особливостей написання вбудованого ПЗ
• Досвід взаємодії з Embedded Linux та систем збірки buildroot, yocta, тощо
• Досвід роботи зі швидкісними інтерфейсами (JESD204b, 10G Ethernet, тощо)

Основні задачі:

• Реалізація алгоритмів DSP на FPGA
• Розробка та верифікація цифрового дизайну
• Відлагодження розроблених алгоритмів на апаратних стендах
• Підготовка моделей в Matlab/Simulink для автоматичної генерації коду для FPGA

Ми пропонуємо:

• Можливість бронювання співробітників відповідно до чинного законодавства;
• Роботу в стабільній компанії;
• Комфортну та сучасну офісну інфраструктуру;
• Конкурентну оплату праці;
• 5-денний робочий тиждень з 8-годинним робочим днем в проміжку 9:00-20:00;
• Ми підтримуємо особистий та професійний розвиток наших співробітників, надаємо можливості для навчання та здійснюємо його компенсацію.
• Ми турбуємось про здоров’я наших співробітників, надаючи медичне страхування, 24 календарні дні оплачуваної відпустки та 100% покриваючи лікарняні.
• Відкритість до нових ідей та підходів, здорова комунікація всередині команди;
• Унікальні та цікаві проєкти;
• Причетність до справи, що наближає нашу перемогу!